韬定律论文更新，解读来了
中文摘要
华为何庭波更新韬定律论文，回应3D堆叠芯片发热。论文称电路折叠能缩短导线、减少缓冲器，实测NPU功耗降66%。工程挑战待克服。
English Summary
Huawei's He Tingbo updated the Tao Law paper on 3D stacked chips. It shows circuit folding reduces wire length and buffers, cutting NPU power by 66%. Engineering challenges remain.
原文节选
📌 一句话摘要 华为半导体负责人何庭波更新τ（韬）定律论文，回应 3D 堆叠芯片发热问题，指出电路折叠缩短导线长度、减少缓冲器，实际降低功耗，实测 NPU 功耗下降 66%，但混合键合等工程难题仍需攻关。 📝 详细摘要 9 月 4 日，华为更新韬定律论文，回应外界对 3D 堆叠芯片发热的质疑。论文指出，通过电路折叠，典型核心导线长度缩短 20%，关键路径导线缩短 70%，最耗能的导线-时钟缓冲器数量减少一半，从而降低功...